Verilog A ve AMS Simülasyonu
Verilog A ve AMS Simülasyonu
Günümüzde elektronik devreleri ve cihaz modellerini tanımlamak için en yaygın kullanılan dil Spice netlist formatı (1973). Ancak Spice netlistler genellikle okunması ve anlaşılması zordur ve mühendislerin model ve simülasyon oluştururken ihtiyaç duyacağı programlama dillerinin işlevselliğinden çok fazla yoksundurlar.
Nispeten yeni Verilog-A dili (1995), C dili sözdizimi gibi kolay okunabilen programlama dili stili ile alternatif bir yöntem sunar. Böylece Verilog-A, uygun bir halefidir SPICE devre topolojilerini tanımlamak için ağ listeleri.
Hem analog hem de dijital bileşenler içeren elektronik devreyi tanımlamanın daha da karmaşık bir yöntemi Verilog-AMS dilidir. Daha önce gözlemlediğimiz gibi Verilog-AMS, tamamen analog Verilog A ile genişletilen tamamen dijital Verilog'un bir türevi ve analog ve dijital parçaların bağlantısı için bir arayüzdür.
TINA'nın cihaz kitaplıklarının çoğu Spice netlist formatı. Ancak, zaten modeller oluşturabilir ve içe aktarabilir ve TINA makrolarını Verilog-A ve Verilog-AMS biçiminde yerleştirebilirsiniz. Çeşitli dil örneklerini, cihaz modellerini ve devrelerini TINA'nın ApplicationsVerilog A klasöründe bulabilirsiniz.
Verilog-AMS örneği:
Aşağıdaki devre, Seri Çevresel Arabirim (SPI) içeren bir Dijital Analog Dönüştürücü (DAC) makrosu ve dijital SPI sinyalini üreten bir test tezgahı makrosu içerir. DAC modeli Verilog AMS'de tanımlanmıştır. İlginç bir şekilde, sol taraftaki test tezgahı, farklı HDL'lerin karıştırılmasının bir örneği olan VHDL'de yazılmıştır, ancak burada sağdaki Verilog AMS makrosuna odaklanacağız. Bu devre (DAC VAMS.TSC), TINA'nın EXAMPLESVerilog AMS klasöründe bulunur.
TINA'da, DAC makrosunu çift tıklayıp Makro Enter düğmesine basarsanız, DAC modelinin Verilog AMS kodunu görebilirsiniz.
Kodun bir kısmı aşağıda gösterilmiştir:
Kodun detaylı bir analizine girmeyeceğiz. Sadece yukarıda gösterilen ilk bölümde, DA Verilog modülünün seri sinyali analog sinyale (VOUTA) dönüştürdüğünü göstermek istiyoruz.
Aşağıda gösterilen makronun sonunda (TINA'da aşağıya inebilirsiniz), DA modülü çağrılır ve sinyal, Verilog A komutlarını kullanarak basit bir opamp ve bir RC filtresi ile yumuşatılır. Kapasitör tanımını aşağıdaki kod bölümünden de görebilirsiniz.