Flip-flop (elektronik) - Flip-flop (electronics)
Olarak elektronik bir flip-flop ya da mandal a, devre iki stabil duruma sahip ve durum bilgilerini saklamak için kullanılabilir. Bir flip flop bir olduğunu iki durumlu multivibratör . Devre göre hal değiştirmek üzere yapılabilir sinyalleri bir veya daha fazla kontrol girişlerine tatbik edilir ve bir ya da iki çıkışı vardır. Bu temel depolama öğedir sıralı mantık . Flip-flop ve mandallar temel yapı taşlarıdır dijital elektronik bilgisayarlar, iletişim ve sistemlerin diğer birçok türde kullanılan sistemler.
Flip-flop ve mandallar veri depolama elemanı olarak kullanılır. Flip-flop tek depolayan bir cihazdır bit veri (ikili sayı); Bunu iki durumdan birinin "bir" anlamına gelir ve diğer bir "sıfır" temsil eder. Bu tür veri depolama depolanması için kullanılabilir duruma , ve bu tür bir devre olarak tanımlanan ardışık devreler elektronik. Bir kullanıldığında sonlu hal makinesi , çıkış ve bir sonraki durumu olarak akım girişi değil, aynı zamanda mevcut durumuna sadece (ve bu nedenle, daha önceki giriş) bağlıdır. Ayrıca, pals sayımı ve bir referans zamanlama sinyaline değişken zamanlanmış giriş sinyallerini senkronize etmek için de kullanılabilir.
Flip-flop, basit (saydam veya opak) ya da da olabilir hızında ( eşzamanlı veya kenar tetiklemeli). Terimi Flip-flop tarihsel hem basit birisine jenerik atıfta ve devrelerini saat hızına rağmen, çağdaş kullanımında terim ayırmak yaygındır Flip-flop saatli devreleri tartışırken için özel olarak; Basit olanlar yaygın olarak adlandırılır mandalları .
bir flip-flop kenar duyarlı ise, bu terminoloji kullanarak, bir mandal, seviye-duyarlıdır. Bu bir fiske flop un çıkışı sadece tek tip değiştirirken bir mandal (pozitif gidiş veya negatif gidiş) saat kenarının, saydam hale etkinleştirildiğinde vardır.
içindekiler
- 1 Tarihçe
- 2 Uygulama
-
3 flip-flop türleri
- 3.1 Basit kurulum sıfırlama sürgüler
- 3.2 Geçitli mandallar ve koşullu şeffaflık
- 3.3 D flip-flop
- 3.4 T flip-flopu
- 3.5 JK flip flop
- 4 Zamanlama hususlar
- 5 Genelleştirmeler
- 6 Ayrıca bakınız
- 7 Kaynaklar
- 8 Dış bağlantılar
Tarihçe
İlk elektronik Flip-flop İngiliz fizikçiler tarafından 1918 yılında icat edilmiştir William Eccles ve FW Ürdün . Başlangıçta denilen Eccles-Jordan tetikleme devresi ve iki aktif elemanlar (oluşuyordu vakum tüpleri ). Tasarım 1943 İngiliz kullanılmıştır bilgisayar codebreaking Colossus ve bu tür devreler ve bunların transistörlü versiyonları bile girmesinden sonra bilgisayar yaygındı entegre devreler yapılmış flip-flop rağmen, mantık kapıları da artık yaygındır. Erken flip-flop tetik devreleri veya olarak anılan edildi multivibratörleri .
PL Lindley, ABD de bir mühendis göre Jet Propulsion Laboratory , flip-flop tipleri aşağıda ayrıntılı (SR, D, T, JK) ilk olarak bir 1954 yılında tartışıldı UCLA Montgomery Phister tarafından bilgisayar tasarımı kursu ve ardından ortaya çıkan onun kitap Dijital Bilgisayar Mantıksal Tasarım. Lindley, her iki girişleri (mantıksal "bir") oldukları zaman durumları değiştirilebilir bir flip-flop terimi JK icat olan Eldred Nelson altında Hughes Aircraft çalışan anda oldu. Diğer isimler Phister tarafından ortaya bulundu. Bunlar aşağıda verilmiştir tanımların bazı biraz farklı. Lindley o çalışırken terimini coining sorumludur Eldred Nelson, dan flip-flop JK hikaye duydum açıklar Hughes Aircraft . Zamanda Hughes kullanımda flip-flop JK olarak bilinen geldi tip olmuştur. Aşağıdaki gibi mantıklı bir sistem tasarımında, Nelson flip-flop mektup giriş tahsis: # 1: A ve B, 2. C ve D, # 3: D ve E, # 4: G ve H, # 5: J & K. Nelson gösterimler "kullanılan j -giriş" ve " k 1953'de dosyalanan patent başvurusunda -giriş".
uygulama
Flip-flop basit (saydam veya asenkron) olabilir ya da (senkron) hızına sahip. Basit olanlar yaygın olarak tarif edilmektedir sürgüler saat hızına olanlar olarak tarif edilirken, flip-flop .
Basit flip-flop, çapraz bağlanmış çevirici elemanların tek bir çift inşa edilebilir: vakum tüpleri , çift kutuplu transistörler , alan etkili transistörler , inverter ve tersini mantık kapıları tüm pratik devreler kullanılmaktadır.
Clocked cihazlar, özellikle eş zamanlı sistemler için tasarlanmıştır; bu tür cihazlar özel bir saat sinyalinin geçiş hariç girdilerini göz ardı (masa saati nabız ya da stroblanan olarak da bilinir). Clocking flip-flop değiştirmek veya geçiş, giriş sinyallerinin değerlerine dayanan bir çıkış sinyali muhafaza etmek ya da neden olur. Bazı terliklerini yükselen çıkışını değiştirmek kenar düşen kenarında, saatin diğerlerini.
Temel yükseltici aşamaları ters yüz edildiği için, iki kademeli gerekli evirmeyen amplifikatör oluşturmak üzere, (a kademeli olarak) arka arkaya bağlanabilir. Bu konfigürasyonda, her bir amplifikatör diğer çevirici amplifikatör için aktif bir çevirici geri besleme ağı olarak kabul edilebilir. Devre şeması genellikle simetrik çapraz bağlanmış çift (her ikisi de çekilir, ancak Bu durumda, iki kademeli bir ınvert olmayan döngü bağlanmıştır çizimler ilk Eccles-Jordan patentinde verilmesi).
Flip-flop tipleri
Flip-flop ortak tipe ayrılabilir: SR ( "reset set"), D ( "veri" ya da "gecikme"), T ( "geçiş") ve JK . Belirli bir tip davranışı "sonraki" (diğer bir deyişle, bir sonraki saat darbesi sonra) çıkışı, elde karakteristik denklemi olarak adlandırılan tarafından tanımlanabilir S sonraki giriş sinyali (ler) i ve / veya akım bakımından çıkış .
Basit kurulum sıfırlama sürgüler
SR NOR mandal
Yapıtaşları gibi statik kapıları kullanırken, en temel mandalı basittir SR mandal S ve R için durmak, sette ve reset . Çapraz bağlanmış bir çift imal edilebilir NOR mantık kapıları . Saklanan bit çıkış işareti Q üzerinde mevcut olan
R ve S girişleri her ikisi de düşük olsa da, geri besleme Q ve muhafaza S ile, sabit bir durumda çıkış Q Q tamamlayıcısı S (Eğer set R (iken), yüksek darbeli olan sıfırla ) düşük tutulur, daha sonra Q çıkışına yüksek zorla ve S düşük döndüğünde yüksek kalır; Benzer şekilde, S düşük tutulduğunda R, yüksek darbeli ise, Q çıkışı düşük zorlanır, ve R, düşük döndüğünde düşük kalır.
|SR mandal operasyonu|
|Karakteristik tablo||Uyarılma tablosu|
|S||R,||Q, aşağıdaki||Aksiyon||S||Q, aşağıdaki||S||R,|
|0||0||S||devlet tutun||0||0||0||X|
|0||1||0||sıfırlamak||0||1||1||0|
|1||0||1||set||1||0||0||1|
|1||1||X||izin verilmedi||1||1||X||0|
Not: X aracı umurumda değil , yani 0 veya 1 geçerli bir değerdir.
R = S = 1 kombinasyon olarak adlandırılır kısıtlı kombinasyonu ya da yasak durum hem NOR kapıları daha sonra çıkış sıfır, bu lojik Q = tatili olarak, çünkü değil S . Kombinasyon ayrıca devrelerinde uygunsuz hem girişleri düşük gidebilir aynı anda (bir geçiş, yani sınırlı için devam ). Çıkış kapıları (a arasındaki yayılma süresi ilişkilerine bağlı olarak 1 veya 0 ya en kilitlemek yarış durumu ).
Sınırlı kombinasyonu üstesinden gelmek için, tek bir donuştüruebılır girişlerine kapıları ekleyebilir (S, R) = (1,1) non-kısıtlı kombinasyonların birisine. Bu olabilir:
- Q, = 1 (1,0) - olarak da adlandırılan S (hakim) -latch
- Q = 0 (0,1) - olarak da adlandırılan , R (hakim) -latch
Bu neredeyse her yapılır eden programlanabilir lojik kontrol .
- Tutun durumu (0,0) - olarak da adlandırılan e-mandalı
Seçenek olarak ise, sınırlı kombinasyon yapılabilir geçiş çıkış. Sonucudur mandalı JK .
SR tutucunun karakteristik denklem şöyledir:
veya
Başka bir ifadesidir:
ile .
SR NAND mandalı
Bu ile inşa edilmiştir basit SR kilidi alternatif bir modeldir NAND mantık kapıları . Ayarlama ve yeniden su hale aktif düşük sinyaller ile gösterilen S ve R, sırasıyla. Aksi takdirde, işlem SR mandalın özdeştir. Tarihsel olarak, SR -latches arasında gösteriminin rahatsızlık rağmen baskın olan aktif-düşük girişler.


SR VE-VEYA mandalı
Bakış öğretim açıdan, SR mandallar çapraz bağlanmış bileşenler (transistörler, kapılar, borular, vs.), bir çift olarak gerçekleşmiştir başlayanlar için anlaşılması oldukça zordur. Bir didaktik kolay anlaşılması için, bir model yerine, çapraz bağlama, tek bir geri besleme döngüsü kullanır. Aşağıdaki bir ile inşa edilmiş bir SR kilit olup VE biri ile kapısı ters giriş ve bir VEYA kapısı.


JK mandalı
JK mandal daha az sıklıkla JK flip-flop daha kullanılır. JK mandalı aşağıdaki durum tablosunu aşağıdaki gibidir:
|JK mandal doğruluk tablosu|
|J||K||Q, aşağıdaki||Yorum Yap|
|0||0||S||Değişiklik yok|
|0||1||0||Reset|
|1||0||1||Set|
|1||1||S||geçiş|
Bu nedenle, JK mandalı için yapılan bir SR kilit olup geçiş çıktısı (0 arasında gidip ve genelde 1) JK flip-flop farklı 11 giriş kombinasyonunu geçirilen, JK 11 giriş kombinasyonu mandalı çok kullanışlı değildir geçiş yönlendirir hiçbir saati olduğundan.
Geçitli mandallar ve koşullu şeffaflık
Mandallar olacak şekilde tasarlanmıştır şeffaf. Yani, giriş sinyali değişiklikleri çıkışında ani değişikliklere neden olduğunu. Ek mantık bunu yapmak için basit, şeffaf mandalı eklenebilir şeffaf olmayan veya opak başka girişi (bir "etkinleştirmek" girişi) iddia değilken. Birkaç zaman şeffaf sürgüler etkinleştirmek aynı sinyal kullanılarak, birbirini takip sinyaller aynı anda hepsi aracılığıyla yayılabilir. Bununla birlikte, aşağıdaki ile saydam yüksek bir ile mandalı şeffaf-düşük (veya mat yüksek mandal), bir ana-bağımlı flip-flop uygulanmaktadır.
Geçitli SR mandal
Bir senkron SR mandal (bazen SR flip-flop saat hızına ters SR kilidi (veya doğrudan SR kilidi için ikinci seviyesinde VE kapıları) için NAND kapılarının ikinci seviyede ekleyerek yapılabilir). Basit, çok ilave NAND geçitleri girişi daha ters SR mandal kapı SR mandalı olur (ve basit bir SR kilit bir kapı haline gelecek SR olanak ters ile mandalın).
E (yüksek ile etkinleştirme doğru), sinyaller, kapsüllenmiş mandal giriş kapıları geçebilir; (0,0) hariç tüm sinyal kombinasyonları = tutmak sonra hemen (Q, yeniden Q, mandal yani,) çıkış saydam .
Düşük E (With etkinleştirmek yanlış) mandal edilir kapalı (opak) ve devlet o E yüksekti son kez bırakıldı kalır.
Etkinleştirmek girişi bazen ise saat sinyali , ancak daha sık bir okuma veya strobe yazın. Tüm etkinleştirme girişi, bir saat sinyali, mandal olduğu söylenir düzeyde duyarlı aksine, (saat sinyalinin düzeyine) kenar duyarlı aşağıdaki flip-flop gibi.


Güvenlikli D mandalı
Bu mandal bir kapı SR tutucunun iki aktif giriş kombinasyonları (01 ve 10) 'de, R, S. tamamlayıcı giriş NAND aşaması (0 ve 1), D girişi durumları dönüştürür, bu iki giriş için, zaman ve boşlukta Bir sonraki için kombinasyonlar SR veri giriş sinyalinin ters çevrilerek mandalı. Düşük devlet etkinleştirmek sinyali inaktif "11" kombinasyonunu üretir. Böylece, kapı D-mandal olarak kabul edilebilir bir giriş senkron SR kilidi . Bu yapılandırma kısıtlanmış giriş kombinasyonunun uygulanmasını engeller. Ayrıca olarak bilinen şeffaf mandalı , veri mandalını , ya da sadece mandal kapılı . Bir sahiptir veri girişi ve bir etkinleştirme sinyali (bazen adlandırılmış saat veya kontrol ). Kelimesinin şeffaf S. Girişli D-mandalları da etkinleştirme girişine açık olduğunda, sinyal girişi D çıkışına, devre üzerinden doğrudan yayar, olmasından kaynaklanır seviyesi duyarlı göre saat düzeyine veya sinyal sağlar.
Şeffaf mandallar, tipik olarak (I / O bağlantı noktası olarak veya asenkron sistemlerde, ya da eşzamanlı iki fazlı sistemlerde kullanılan senkron sistemleri bir kullanımı , iki fazlı bir saat , farklı saat fazlar üzerinde çalışan iki adet kilit dili, bir master-olduğu gibi, veri şeffaflığın önlemek), köle flip-flop.


Gerçek tablo zaman göstermektedir E nable / c giriş 0 kilidi, D giriş çıkış üzerinde bir etkisi yoktur. E / C yüksek olduğunda, çıkış D eşittir
Earle mandalı
Klasik kapılı mandal tasarımları bazı istenmeyen özelliklere sahiptir. Bunlar çift raylı mantığını veya bir inverter gerektirir. giriş-çıkış yayılım üç kapı gecikmeler kadar sürebilir. Giriş-çıkış yayılma sabit değildir - Diğer üç almak Bazı çıkışları iki geçit gecikmeleri alır.
Tasarımcılar alternatifleri aradık. Başarılı bir alternatif mandalı Earle olduğunu. Sadece tek bir veri girişi gerektirir ve bunun çıkışı sabit iki geçit gecikmeleri sürer. Birçok ortak hesaplama devreleri son iki düzeyleri gibi bir VEYA bir takip katmanı VE katmanı var çünkü ek olarak, Earle iki kapısı seviyeleri mandalı, bazı durumlarda, mandalı sürüş devrelerinin son iki kapısı seviyeleri ile birleştirilebilir . Mandal işlevi birleştirme hiçbir ek kapısı gecikmeler ile mandalını uygulayabilir. Birleştirme yaygın aslında, başlangıçta kullanılmak üzere John G. Earle tarafından geliştirilen, ardışık bilgisayarların tasarımında istismar edilir ve IBM System / 360 Model 91 bu amaçla.
Earle mandalı tehlike serbesttir. Orta NAND geçidi atlanırsa, daha sonra bir alır polarite tutma mandalı daha az mantık talepleri için yaygın olarak kullanılır. Ancak, duyarlı olan mantık tehlike . Kasıtlı saat sinyalini skewing tehlikesini önleyebilirsiniz.
D flip-flop
D flip-flop yaygın olarak kullanılmaktadır. Aynı zamanda bir "veri" veya "gecikme" flip-flop olarak bilinir.
D flip-flop (örneğin, saatin yükselen kenarı gibi) saat devrinin belli bir kısmında, D-giriş değerini yakalar. Bu ele değeri Q çıkışı olur. Diğer zamanlarda, Q çıkışı değişmez. D flip-flop, bir hafıza hücresi, bir şekilde izlenebilir sıfır sıralı beklemede veya bir gecikme hattı .
Doğruluk tablosu:
Saat D Q, aşağıdaki Yükselen kenar 0 0 Yükselen kenar 1 1 Sigara Rising X S
( 'X' bir belirtmektedir Umurumda değil sinyali anlamına gelen alakasız, koşulu)
IC çoğu D-tipi flip-flop çok bir SR flip-flop gibi, sette zorla ya da (D ve saatli girişleri yok sayar) devlet sıfırlanabilir yeteneğine sahip. Genellikle, yasadışı S = R '= 1 durumu D tipi flip-flop giderilmiştir. yukarıda tarif edildiği gibi = S'yi ayarlayarak K = 0, flip-flop kullanılabilir. Burada başkalarının S ve R olası yapılandırmaları için doğruluk tablosudur:
Girdiler çıktılar S R, D > S Q', 0 1 X X 0 1 1 0 X X 1 0 1 1 X X 1 1
Onlar için temel teşkil gibi bu flip-flop, çok faydalıdır değişiklik kayıtlarının birçok elektronik cihazların önemli bir parçasıdır. D-tipi "şeffaf mandal" üzerinde D flip-flop avantajı D giriş pimi sinyal, takla hızında çalışıyor an yakalanır ve D girişinde sonraki değişiklikler sonraki dek göz ardı edilecektir olmasıdır saat olayı. Bunun bir istisnası bazı flip-flop (sıfıra) Q sıfırlayacak bir "reset" sinyali girişi var ve saati ile ya asenkron veya senkron olabileceğidir.
Yukarıda devre saatin her bir aktif geçiş doğru, bir bit konumuna kayıt içeriğini değiştirir. girişi X en soldaki bit pozisyonuna kaydırılır.
Klasik pozitif kenar tetiklemeli D flip-flop
Bu devre tarafından gerçekleştirilen iki aşamadan oluşur SR NAND mandalları . Giriş aşaması (soldaki iki mandalları) çıkış katı (sağda bir mandal) için doğru giriş sinyallerini sağlamak için saat ve veri sinyalleri işler. Saat düşüktür, iki giriş kademesinin çıkış sinyalleri, verilerin girişi yüksek ise; çıkış mandalı etkilenmez ve önceki durumunu saklar. Yüksekten düşüğe saat sinyalinin değişikliği, (veri sinyaline bağlı olarak) çıkış gerilimi, sadece bir düşük gider ve setleri / çıkış mandalı sıfırladığında: D = 0, düşük çıkış düşük olursa; D = 1, üst çıkışı düşük olur. Saat sinyali yüksek kalma devam ederse saat yüksek iken, çıkışlar aktif kalır bakılmaksızın veri girişinin onların durumlarını korumak ve çıkış (çıkış aşamasının) giriş mantıksal sıfır olarak gelen duruma kalmak mandalını zorlarlar. Bu nedenle çıkış mandalı rolü saat sadece düşük ise veri depolanmasıdır.
Devre yakından ilişkilidir kapılı D mandal her iki devre dönüştürmek iki D giriş durumları (0 ve 1) çıktı için iki giriş kombinasyonlarını (01 ve 10) , SR veri giriş sinyali (her iki devre bölünme ters çevrilerek mandalı iki tamamlayıcı tek D sinyal S ve R, sinyalleri). Fark pozitif kenarı tetiklenen D flip-flop kapı D basit NAND mantıksal kapılar kullanılır mandalı olmasıdır SR NAND mandallar, bu amaç için kullanılırlar. Bu mandallar Rolü "kilitlemek" düşük voltaj (mantıksal sıfırdır) üretilmesi aktif çıkış; Bu şekilde pozitif-kenar-tetiklemeli D flip-flop, mandallanmış giriş kapıları ile bir kapı D mandal olarak düşünülebilir.
Master-Slave kenar tetiklemeli D flip-flop
Bir master-slave D-flip-flop iki bağlantı oluşturulur kapılı D mandallarını seri ve tersini sağlayacak biri için girdi. Seri olarak ikinci mandal sadece mandal birinci (ana) bir değişikliğe yanıt olarak değişir, çünkü ana-bağımlı olarak adlandırılır.
saat sinyali düşük olduğunda pozitif bir kenar için, master-slave D-flip-flop tetiklenen (mantıksal 0) yüksek birinci veya "ana" D mandalı (ters saat sinyalinin) tarafından görülen "olanak" (mantıksal 1) . Bu "ana" mandal olduğunda, saat sinyal geçişleri düşük ile yüksek giriş değeri saklamak için olanak sağlar. saat sinyalinin ters (0 1), yüksek gider birinci mandal (0 1) azaldıktan sonra ve ana mandal girdi görülen değer "kilitli" edilir "olanak". Neredeyse aynı anda, iki saat sinyali ile (0 dan 1 e) yüksekten düşüğe ikinci veya "yardımcı" D kilit geçişler "olanak" ters. Bu, "yardımcı" mandal geçmesine artık "kilitli" ana mandal tarafından saatin yükselen kenarında yakalanan sinyali sağlar. saat sinyali (1 0), "yardımcı" mandalın çıkışı "kilitli" olup, "ana" mandal yeni kabul başlarken saatin son yükselen kenarında görülen değer tutulur düşük döndüğünde Bir sonraki yükselen saat kenarında hazırlık değerler.
Kenarındaki devrede en soldaki frekans kaldırarak, ilgili test notu D tipi flip-flop düşen kenarı , bir saat sinyalinin elde edilebilir. Bu böyle bir doğruluk tablosu olan:
D S > Q, aşağıdaki 0 X düşen 0 1 X düşen 1
Çift-kenar-tetiklemeli D flip-flop
Flip-Flop yükselen ve saatin düşen kenarı denir çift kenar tetiklemeli flip-flop üzerinde yeni bir değer okunur. Bu tür bir flip-flop, iki tek kenar -triggered D tipi Flip-flop ve resimde gösterildiği gibi, bir çok katlı kullanılarak inşa edilebilir.
Kenar tetiklemeli dinamik D bellek elemanı
D flip-flop etkili bir fonksiyonel bir alternatif yeterince sık saat hızında olduğu sürece (bilgi bir kapasitans depolanır), dinamik devreleri ile yapılabilir; değil gerçek bir flip-flop ederken, hala işlevsel rolü için bir flip-flop denir. master-slave D elemanı bir saat kenarında tetiklenir da, bileşenleri her saat seviyeleri ile tetiklenir. o gerçek bir flip-flop olmadığı halde denir olarak "kenar tetiklemeli D flip-flop", efendi-köle özelliklerine sahip değildir.
Kenar tetiklemeli D flip-flop sıklıkla kullanan entegre yüksek hızlı operasyonlarında uygulanan dinamik mantık . Bu cihaz, geçiş değil iken dijital çıkış parazitik cihaz kapasitans depolanır anlamına gelir. Dinamik flip flop Bu tasarım ayrıca sıfırlama işlemi basitçe bir veya daha fazla iç düğümleri boşaltma yapılabilir beri basit getirilmesine imkan verir. Ortak bir dinamik flip-flop çeşidi gerçek tek fazlı saat (ÜKYK) küçük güçle ve yüksek hızlarda Flip-flop işlemini gerçekleştiren hangi tip olduğunu. Bununla birlikte, dinamik flip-flop genellikle statik veya düşük saat hızlarında çalışmaz: yeterli zaman verilmiş, kaçak yolları geçersiz durumlarını girmek için takla neden olacak kadar parazitik kapasitesini boşaltabilir.
T flip-flop
T giriş yüksekse, T flip-flop saat girişi stroblanmasında zaman ( "geçiş yapar") durumunu değiştirir. T giriş düşükse, flip-flop bir önceki değerini tutar. Bu davranış, karakteristik tarafından açıklanan denkleme :
- (genişleyen XOR operatörünü)
ve bir de tarif edilebilir doğruluk tablosu :
|T flip-flop operasyonu|
|Karakteristik tablo||Uyarılma tablosu|
|Yorum Yap||Yorum Yap|
|0||0||0||tutma durumu (bir CLK)||0||0||0||Değişiklik yok|
|0||1||1||tutma durumu (bir CLK)||1||1||0||Değişiklik yok|
|1||0||1||geçiş||0||1||1||Tamamlayıcı|
|1||1||0||geçiş||1||0||1||Tamamlayıcı|
T yüksek tutulduğunda, geçiş flip-flop iki ile saat frekansı bölmektedir; saat frekansı 4 MHz ise yani, flip-flop elde edilen çıkış frekansı 2 MHz olacaktır. Özelliği Buna "bölme" dijital çeşitli uygulama vardır sayaçlar . Flip-flop AT da JK flip-flop kullanılarak inşa edilebilir (J & K pinleri birlikte ve hareket T gibi bağlanır) veya D-flip-flop (T giriş XOR S önceki sürücüler D girişi).
JK flip-flop
JK flip-flop "kapak" ya da komut geçiş olarak J = K = 1 durumu yorumlayarak SR flip-flop (J = Set, K = Sıfırlama) davranışını artırır. Spesifik olarak, kombinasyon J = 1, K = 0 flip-flop ayarlamak için bir komut; kombinasyon J = 0, K = 1 flip-flop sıfırlamak için bir komut olduğu; ve kombinasyon J = K = 1, diğer bir deyişle takla geçiş mevcut değerinin mantıksal tamamlayıcısına çıkışını değiştirmek için bir komuttur. Ayar J = K = 0 akım vaziyeti muhafaza etmektedir. önemlidir çünkü, bir D-flip-flop sentezlemek için, sadece benzer şekilde J. tamamlayıcısına K eşit olacak şekilde set, T flip-flop sentezlemek için, flip-flop J. JK eşit K nedenle evrensel bir flip-flop set bir SR flip-flop, bir D-flip-flop ya da bir, T flip-flop olarak çalışmak üzere konfigüre edilebilir.
JK flip-flop karakteristik denklem şöyledir:
ve karşılık gelen doğruluk tablosudur:
|JK flip-flop operasyonu|
|Karakteristik tablo||Uyarılma tablosu|
|J||K||Yorum Yap||Q, aşağıdaki||S||Q, aşağıdaki||Yorum Yap||J||K|
|0||0||devlet tutun||S||0||0||Değişiklik yok||0||X|
|0||1||sıfırlamak||0||0||1||Set||1||X|
|1||0||set||1||1||0||Reset||X||1|
|1||1||geçiş||S||1||1||Değişiklik yok||X||0|
Zamanlama hususlar
Zamanlama parametreleri
Giriş açıklığı olarak bilinen saatin yükselen kenarı etrafında bir süre içinde sabit tutulması gerekir. Bir zambak-pad üzerinde bir kurbağa resmini alarak düşünün. Kurbağa sonra suya atlar varsayalım. Suya atlar gibi kurbağa resmini çekerseniz, atlama kurbağa bulanık bir resim elde edecek su-o kurbağa olduğunu belirtmektedirler. Ama eğer bir resim çekmek eğer kurbağa sürekli oturur iken hangi net değil (ya da su içinde sürekli olan) ped üzerine, net bir resim elde edebilirsiniz. Aynı şekilde, bir flip-flop giriş sırasında sürekli tutulmalıdır diyafram Flip-flop.
Kurulum süresi veri girişi sabit tutulmalıdır zamanın asgari miktardır önce verinin güvenilir saat ile örneklenmiş böylece, saat olayı.
Tutma süresi veri girişi sabit tutulmalıdır zamanın asgari miktardır sonra verinin güvenilir saat ile örneklenmiş böylece, saat olayı.
Diyafram ayarı ve tutma süresinin toplamıdır. Veri girişi bu süre boyunca sabit tutulmalıdır.
Toparlanma süresi minimum süreyi asenkron kümesidir veya giriş inaktif olmalı reset önce verinin güvenilir saat ile örneklenmiş böylece, saat olayı. Reset girişi asenkron seti için iyileşme süresi veya veri girişi için kurulum süresi böylece benzer.
Kaldırma süresi minimum süreyi asenkron kümesidir veya giriş inaktif olmalı reset sonra verinin güvenilir saat ile örneklenmiş böylece, saat olayı. Giriş sıfırlama uyumsuz grubu için kaldırma süresi veya veri girişi için tutma süresi ve böylece benzer.
asenkron girişlerine uygulanan kısa darbeler (seti, reset) iyileşme kaldırma süresi içinde tamamen uygulanmamalıdır, ya da başka bir flip-flop, uygun duruma geçiş olur mı olduğu tespit edilemez hale gelir. Zaman uyumsuz sinyal basitçe kurtarma / kaldırma zaman arasına denk olur bir geçiş yapar başka durumda, sonunda ikidurumlunun uygun duruma geçiş yapacak ancak çok kısa bir aksaklık ya da bağımlı çıkışında görünmeyebilir olabilir senkron giriş sinyaline. Bu ikinci durum veya bir devre tasarımına öneme sahip olabilir veya olmayabilir.
Set ve Reset (ve diğer) sinyalleri eşzamanlı olabilir veya olabilir ve bu nedenle her iki Kur / Tut veya Kurtarma / Kaldırma süreleriyle karakterize edilebilir ve eşzamanlılık flip-flop tasarımına çok bağlıdır.
asenkron sinyaller senkron sinyalleri daha az kritik olduğu bulunmuştur olabileceğinden daha büyük devrelerin zamanlaması doğrularken Kur / Tut ve Kurtarma / Kaldırma saatler arasında Farklılaşma genellikle gereklidir. farklılaşma devresi, tasarımcılara, bağımsız bir şekilde sinyallerin bu tip doğrulama koşullarını tanımlamayı olanağı sunar.
metastability
Flip-flop denilen bir sorun tabidir metastability tür verilerin ve saati veya saat ve reset olarak iki girişi, yaklaşık aynı zamanda değişiyor olduğunda meydana gelebilir. Sipariş uygun zamanlama kısıtlamaları içinde, belli değil, sonuç çıkışı bir devlet veya yerleşmeden önce başka, hatta salınan birkaç kez yerleşmeye normalden daha uzun defalarca alarak beklenmeyen davranabilir olmasıdır. Teorik olarak, yerleşmek zaman sınırlanmış değildir. Bir de bilgisayar durumu kararlı değilse başka bir devre değerini kullanır önce sistem, bu metastability verilerin bozulmasına ya da bir program çökmesine neden olabilir; iki farklı mantıksal yolları bir flip-flopun çıkışı kullanımının, sabit duruma çözülmediği zaman, özellikle de, bir yol tutarsız bir duruma makinesi koyarak, 0 ve 1 gibi diğer olarak yorumlayabilir.
Flip-flop metastability veri ve kontrol girişleri geçerli ve saat darbesi önce ve sonra belirtilen süre boyunca sabit tutulur sağlayarak kaçınılabilir adlandırılan kurulum süresi (t SU ) ve tutma süresi (t h ) göstermektedir. Bu kez cihaz için veri sayfasında belirtilen ve birkaç nanosaniye ve modern cihazlar için birkaç yüz piko arasındaki tipik edilir. İkidurumlunun iç organizasyon bağlı olarak, sıfır (hatta negatif) kurulum ile bir cihaz yapmak veya zaman gereksinimi tutun ama ikisini aynı anda yapmak mümkündür.
Ne yazık ki, kurulum karşılamak ve flip-flop tasarımcının kontrolü dışında, herhangi bir zamanda değişebilir gerçek zamanlı bir sinyale bağlı olabilir, çünkü kriterleri tutmak her zaman mümkün değildir. Bu durumda, yapabileceği en iyi tasarımcı devresinin gerekli güvenilirlik bağlı olarak belli bir seviyeye hata olasılığını azaltmaktır. metastability bastırmak için bir teknik, her birinin çıktısı sonraki veri girişini besleyen, böylece bir zincirde iki veya daha fazla Flip-flop bağlayacak ve tüm cihazlar ortak bir saat paylaşır. Bu yöntemle, yarı kararlı bir olayın olasılığı makul bir değere düşürülmüş, ama asla sıfır edilebilir. metastability olasılığı daha yakın ve arttırılır seri olarak bağlanmış flip-flop sayısı olarak sıfıra yaklaştıkça. Flip-flop sayısı "sıralamasında" olarak anılır basamaklı olan; "Dual sırada yer aldı" flip flop (seri olarak iki flip-flop) ortak bir durumdur.
Sözde yarı kararlı-sertleştirilmiş terliklerini kurulum azaltarak hangi eser mevcuttur ve mümkün olduğunca çok kez tutabiliriz, ama bunlar bile tamamen sorunu ortadan kaldıramaz. metastability devre tasarımının basit bir konuda daha fazla olmasıdır. saatin içinde geçişler ve veri zamanla birbirine yakın olduğunda, flip-flop olayı ilk oldu hangi karar vermek zorunda kalır. Ancak hızlı cihaz giriş olayları o bir ilk oldu hangi algılayamaz birbirine çok yakın olacağı ihtimali her zaman vardır, yapılır. Bu nedenle mantıksal olarak imkansız mükemmel yarı kararlı geçirmez Flip-flop oluşturmaktır. Flip-flop bazen (maksimum zaman, belirtilen koşullar altında yarı kararlı kalır), bir maksimum çökelme süre karakterize edilir. Bu durumda, izin verilen maksimum metastability zaman daha yavaş saat hızına sahip olan çift sıralarda terliklerini asenkron uygun klima (örneğin harici) sinyalleri sağlayacaktır.
Yayılma gecikmesi
: Flip-flop için bir diğer önemli zamanlama değeri saat-çıkış gecikmesini (z ortak sembol veri sayfaları olduğu CO ya da) yayılım gecikmesi (t P bir flip-flop sonra çıkışını değiştirmek için gereken zamandır), saat kenarı. Yüksek ila düşük geçiş (t zaman PHL ), düşük-yüksek geçiş (t zaman zaman farklı PLH ).
(A aynı saati paylaşan Flip-flop basamaklı zaman kayma kaydına ), bu t sağlamak için önemlidir CO bir önceki flip-flop tutulma süresini (t daha uzundur h aşağıdaki ikidurumlunun), doğru ise sonraki flip-flop girişinde veriler, mevcut çok saat aktif kenarı, aşağıdaki "olarak kaydırılır." T arasındaki bu ilişki CO ve t, h flip-flop, fiziksel olarak özdeş olup olmadığını, normal olarak garanti edilir. Ayrıca, doğru çalışması için, saat periyodu toplam t daha büyük olduğu sahip olduğunu doğrulamak için kolay su + T h .
genellemeler
Flip-flop en az iki yolla genelleştirilebilir: onları yerine 1-of-2'nin, 1-N arasında yaparak ve ikiden fazla devletlerle mantığına adapte ederek. 1-ol-3 kodlama ya da çok-değerli özel durumlarda üçlü mantık , bu elemanlar şu şekilde de ifade edilebilir flip-kanat-flop .
Geleneksel bir flip-flop, iki tamamlayıcı çıkışların tam bir yüksektir. Bu yüksek (alternatif olarak, N, tam olarak bir düşük olduğu) tam olarak biri, N çıkışları olan bir bellek elemanına genelleştirilebilir. Çıkışı, bu nedenle her zaman olduğu bir sıcak (sırasıyla tek soğuk ) gösterimi. Yapı, geleneksel bir çapraz bağlanmış flip-flop benzer; Her çıkış, zaman yüksek, diğer tüm çıkışlar inhibe eder. Alternatif olarak, az ya da çok geleneksel flip-flop doğru olabilir tek bir seferde emin olmak için ek devreleriyle, çıkış başına bir kullanılabilir.
Geleneksel flip-flop bir başka genelleme için bir bellek öğesidir çok değerli mantık . Bu durumda hafıza elemanı kontrol girişleri değişiklik meydana getiren kadar lojik durum tam olarak birini muhafaza eder. Buna ek olarak, birden çok değerli bir saat de yeni olası saat geçişlere yol açan kullanılabilir.
Ayrıca bakınız
|Wikimedia Commons ile ilgili çoklu ortam kategorisi bulunur İkidurumlular .|
Referanslar
|Vikikitap'ı konusunda bir kitabı var: Dijital Devreler / Flip-Flop|